簡易檢索 / 檢索結果

  • 檢索結果:共1筆資料 檢索策略: "資訊工程系".dept (精準) and ckeyword.raw="即時排程"


  • 在搜尋的結果範圍內查詢: 搜尋 展開檢索結果的年代分布圖

  • 個人化服務

    我的檢索策略

  • 排序:

      
  • 已勾選0筆資料


      本頁全選

    1

    動態可設定場域可程式邏輯閘陣列之靜態漏電流最小化排程
    • /98/ 碩士
    • 研究生: 李暐屴 指導教授: 謝仁偉
    • FPGA在近幾年的商業或是學術應用上都非常熱門,而可動態設定的FPGA提供了一些新的功能(如xilinx的Vertex系列)可以減少排程的成本。但這樣的新設計可以提升排程的效率,卻會產生靜態漏電流的…
    • 點閱:168下載:1
    1